En fullständig förklaring av chiptillverkningsprocessen (2/2): Från skiva till förpackning och testning

Tillverkningen av varje halvledarprodukt kräver hundratals processer, och hela tillverkningsprocessen är uppdelad i åtta steg:Skivbehandling - oxidation - fotolitografi - etsning - tunnfilmavlagring - samtrafik - testning - förpackning.

---

Steg 5: Insättning av tunn film

För att skapa mikroenheterna inuti chipet måste vi kontinuerligt avsätta lager av tunna filmer och ta bort överskottsdelarna genom etsning och också lägga till några material för att separera olika enheter. Varje transistor eller minnescell byggs steg för steg genom ovanstående process. Den "tunna filmen" vi pratar om här hänvisar till en "film" med en tjocklek på mindre än 1 mikron (μm, en miljondel av en meter) som inte kan tillverkas med vanliga mekaniska bearbetningsmetoder. Processen att placera en film som innehåller de nödvändiga molekylära eller atomenheterna på en skiva är "deponering".

För att bilda en halvledarstruktur med flera lager måste vi först skapa en enhetsbunt, det vill säga växelvis stapla flera lager av tunna metall (ledande) filmer och dielektriska (isolerande) filmer på ytan av skivan och sedan ta bort överskottsdelarna genom upprepade etsningsprocesser för att bilda en tredimensionell struktur. Tekniker som kan användas för avsättningsprocesser inkluderar kemisk ångavsättning (CVD), atomlageravsättning (ALD) och fysisk ångavsättning (PVD) och metoder med användning av dessa tekniker kan delas upp i torr och våt avsättning.

Kemisk ångavsättning (CVD)

I kemisk ångavsättning reagerar prekursorgaser i en reaktionskammare för att bilda en tunn film fäst vid ytan på skivan och biprodukter som pumpas ut ur kammaren. Plasma-förbättrad kemisk ångavsättning använder plasma för att generera reaktantgaserna. Denna metod minskar reaktionstemperaturen, vilket gör den idealisk för temperaturkänsliga strukturer. Att använda plasma kan också minska antalet avsättningar, vilket ofta resulterar i filmer av högre kvalitet.

Atomlageravsättning (ALD)

Atomlageravlagring bildar tunna filmer genom att bara några få atomlager åt gången. Nyckeln till denna metod är att cykla oberoende steg som utförs i en viss ordning och upprätthålla god kontroll. Att belägga skivytan med en föregångare är det första steget, och sedan införs olika gaser för att reagera med föregångaren för att bilda det önskade ämnet på skivytan.

Fysisk ångavsättning (PVD)

Som namnet antyder hänvisar fysisk ångavsättning till bildandet av tunna filmer med fysiska medel. Sputting är en fysisk ångavlagringsmetod som använder argonplasma för att sputtera atomer från ett mål och avsätta dem på ytan av en skiva för att bilda en tunn film. I vissa fall kan den deponerade filmen behandlas och förbättras genom tekniker som ultraviolett termisk behandling (UVTP).

Steg 6: Samtrafik

Ledningsförmågan hos halvledare är mellan ledare och icke-ledare (dvs isolatorer), vilket gör att vi fullt ut kan kontrollera flödet av el. Wafer-baserad litografi, etsning och avsättningsprocesser kan bygga komponenter som transistorer, men de måste anslutas för att möjliggöra överföring och mottagning av kraft och signaler.

Metaller används för kretskontroll på grund av deras konduktivitet. Metaller som används för halvledare måste uppfylla följande villkor:

· Låg resistivitet: Eftersom metallkretsar måste passera ström, bör metallerna i dem ha lågt motstånd.

· Termokemisk stabilitet: Egenskaperna hos metallmaterial måste förbli oförändrade under metallkonnectionsprocessen.

· Hög tillförlitlighet: När integrerad kretsteknologi utvecklas måste till och med små mängder metall interconnect -material ha tillräcklig hållbarhet.

· Tillverkningskostnad: Även om de tre första förhållandena är uppfyllda är materialkostnaden för höga för att tillgodose massproduktionens behov.

Interconnection -processen använder huvudsakligen två material, aluminium och koppar.

Sammankoppling av aluminium

Aluminium -sammankopplingsprocessen börjar med aluminiumavsättning, fotoresistapplikation, exponering och utveckling, följt av etsning för att selektivt ta bort överskott av aluminium och fotoresist innan de går in i oxidationsprocessen. När ovanstående steg är slutförda upprepas fotolitografi, etsning och avsättningsprocesser tills samtrafiken är klar.

Förutom sin utmärkta konduktivitet är aluminium också lätt att fotolitografera, ets och avsätta. Dessutom har den en låg kostnad och god vidhäftning till oxidfilmen. Dess nackdelar är att det är lätt att korrodera och har en låg smältpunkt. För att förhindra att aluminium reagerar med kisel och orsakar anslutningsproblem måste metallavlagringar läggas till för att separera aluminium från skivan. Denna insättning kallas "barriärmetall".

Aluminiumkretsar bildas genom avsättning. Efter att skivan kommer in i vakuumkammaren kommer en tunn film som bildas av aluminiumpartiklar att följa skivan. Denna process kallas "Vapor Deposition (VD)", som inkluderar kemisk ångavsättning och fysisk ångavsättning.

Kopparförbindelse

När halvledarprocesser blir mer sofistikerade och enhetsstorlekar krymper, är anslutningshastigheten och elektriska egenskaper hos aluminiumkretsar inte längre tillräckliga och nya ledare som uppfyller både storlek och kostnadskrav behövs. Den första anledningen till att koppar kan ersätta aluminium är att det har lägre motstånd, vilket möjliggör snabbare enhetsanslutningshastigheter. Koppar är också mer tillförlitlig eftersom den är mer resistent mot elektromigration, rörelse av metalljoner när strömmen flyter genom en metall än aluminium.

Koppar bildar emellertid inte lätt föreningar, vilket gör det svårt att förånga och ta bort från ytan på en skiva. För att ta itu med detta problem, istället för att etsa koppar, sätter vi in ​​och etsar dielektriska material, som bildar metalllinjemönster bestående av diken och vias vid behov, och fyller sedan de ovannämnda "mönstren" med koppar för att uppnå samtrafik, en process som kallas "Damasken".

När kopparatomer fortsätter att diffundera in i dielektriken minskar den sistnämnda isoleringen och skapar ett barriärlager som blockerar kopparatomerna från ytterligare diffusion. Ett tunt kopparfröskikt bildas sedan på barriärskiktet. Detta steg möjliggör elektroplätering, som är fyllning av mönster med höga bildförhållanden med koppar. Efter fyllning kan överskottet koppar avlägsnas genom metallkemisk mekanisk polering (CMP). Efter avslutad kan en oxidfilm deponeras och överskottsfilmen kan tas bort genom fotolitografi och etsningsprocesser. Ovanstående process måste upprepas tills kopparens sammankoppling är klar.

Från ovanstående jämförelse kan man se att skillnaden mellan kopparöverkoppling och aluminium -samtrafik är att överskottet av koppar avlägsnas genom metall CMP snarare än etsning.

Steg 7: Testning

Testets huvudmål är att verifiera om kvaliteten på halvledarchipet uppfyller en viss standard för att eliminera defekta produkter och förbättra chipets tillförlitlighet. Dessutom kommer de felaktiga produkter som inte kommer att komma in i förpackningssteget, vilket hjälper till att spara kostnader och tid. Electronic Die Sortering (eds) är en testmetod för wafers.

EDS är en process som verifierar de elektriska egenskaperna hos varje chip i skivtillståndet och därmed förbättrar halvledarutbytet. Eds kan delas upp i fem steg enligt följande:

01 Elektrisk parameterövervakning (EPM)

EPM är det första steget i halvledarchip -testning. Detta steg kommer att testa varje enhet (inklusive transistorer, kondensatorer och dioder) som krävs för halvledarintegrerade kretsar för att säkerställa att deras elektriska parametrar uppfyller standarderna. Huvudfunktionen för EPM är att tillhandahålla uppmätta elektriska karakteristiska data, som kommer att användas för att förbättra effektiviteten hos halvledarprocesser och produktprestanda (inte att upptäcka defekta produkter).

02 Wafer Aging Test

Halvledardefekthastigheten kommer från två aspekter, nämligen tillverkningshastigheten (högre i det tidiga stadiet) och hastigheten för defekter i hela livscykeln. Skivlig åldringstest avser att testa skivan under en viss temperatur och AC/DC -spänning för att ta reda på de produkter som kan ha defekter i ett tidigt skede, det vill säga för att förbättra tillförlitligheten för slutprodukten genom att upptäcka potentiella defekter.

03 upptäckt

Efter att åldrande testet är avslutat måste halvledarchipet anslutas till testanordningen med ett sondkort, och sedan kan temperatur-, hastighets- och rörelsetester utföras på skivan för att verifiera relevanta halvledarfunktioner. Se tabellen för en beskrivning av de specifika teststegen.

04 Reparation

Reparation är det viktigaste teststeget eftersom vissa defekta chips kan repareras genom att ersätta de problematiska komponenterna.

05 prickande

Chips som misslyckades med det elektriska testet har sorterats ut i de föregående stegen, men de måste fortfarande markeras för att skilja dem. Tidigare behövde vi markera defekta chips med speciellt bläck för att säkerställa att de kunde identifieras med blotta ögat, men nu sorterar systemet dem automatiskt efter testdatavärdet.

Steg 8: Förpackning

Efter de tidigare flera processerna kommer skivan att bilda fyrkantiga chips av lika stor storlek (även känd som "enstaka chips"). Nästa sak att göra är att få enskilda chips genom att klippa. De nyklippta chips är mycket bräckliga och kan inte utbyta elektriska signaler, så de måste bearbetas separat. Denna process är förpackning, som inkluderar att bilda ett skyddsskal utanför halvledarchipet och låta dem byta ut elektriska signaler med utsidan. Hela förpackningsprocessen är uppdelad i fem steg, nämligen wafer -sågning, enkla chipfästning, samtrafik, gjutning och förpackningstest.

01 Wafer Sawing

För att klippa otaliga tätt arrangerade chips från skivan måste vi först "malas" på baksidan av skivan tills dess tjocklek uppfyller behoven i förpackningsprocessen. Efter slipning kan vi klippa längs skrivlinjen på skivan tills halvledarchipet har separerats.

Det finns tre typer av skivsågteknologi: bladskärning, laserskärning och plasmaskärning. Bladtikning är användningen av ett diamantblad för att skära skivan, som är benägen till friktionsvärme och skräp och därmed skadar skivan. Lasertikning har högre precision och kan enkelt hantera skivor med tunn tjocklek eller små skribentlinjeavstånd. Plasma -tärning använder principen om plasma -etsning, så den här tekniken är också tillämplig även om skribentlinjen är mycket liten.

02 Single Wafer Attachment

När alla chips är separerade från skivan måste vi fästa de enskilda chips (enstaka skivor) till underlaget (blyram). Substratets funktion är att skydda halvledarchips och göra det möjligt för dem att utbyta elektriska signaler med externa kretsar. Vätska eller fasta tejplim kan användas för att fästa chips.

03 Sammanfattning

Efter att ha fäst chipet till underlaget måste vi också ansluta kontaktpunkterna för de två för att uppnå elektrisk signalutbyte. Det finns två anslutningsmetoder som kan användas i det här steget: trådbindning med tunna metalltrådar och vändchipbindning med sfäriska guldblock eller tennblock. Trådbindning är en traditionell metod, och Flip Chip Bonding -teknik kan påskynda tillverkningstillverkningen i halvledar.

04 Gjutning

Efter slutförandet av halvledarchipet behövs en formningsprocess för att lägga till ett paket på utsidan av chipet för att skydda halvledarens integrerade krets från yttre förhållanden såsom temperatur och fuktighet. Efter att paketformen har gjorts efter behov måste vi sätta halvledarchipet och epoxiformningsföreningen (EMC) i formen och försegla den. Det förseglade chipet är den slutliga formen.

05 Förpackningstest

Chips som redan har haft sin slutliga form måste också klara det slutliga defekttestet. Alla färdiga halvledarchips som kommer in i det slutliga testet är färdiga halvledarchips. De kommer att placeras i testutrustningen och ställa in olika förhållanden som spänning, temperatur och fuktighet för elektriska, funktionella och hastighetstester. Resultaten av dessa tester kan användas för att hitta defekter och förbättra produktkvaliteten och produktionseffektiviteten.

Utveckling av förpackningsteknik

När chipstorleken minskar och prestandakraven ökar har förpackningen genomgått många tekniska innovationer under de senaste åren. Vissa framtidsinriktade förpackningsteknologier och lösningar inkluderar användning av deponering för traditionella back-end-processer som förpackning på skiva nivå (WLP), stötningsprocesser och omfördelningsskikt (RDL) -teknologi, samt etsning och rengöringsteknologier för front-end-wafer-tillverkning.

Vad är avancerad förpackning?

Traditionell förpackning kräver att varje chip ska skäras ur skivan och placeras i en form. Wafer-nivå förpackning (WLP) är en typ av avancerad förpackningsteknik, som hänvisar till att direkt förpackning av chipet fortfarande på skivan. Processen med WLP är att paketera och testa först och sedan separera alla bildade chips från skivan på en gång. Jämfört med traditionell förpackning är fördelen med WLP lägre produktionskostnad.

Avancerad förpackning kan delas upp i 2D -förpackningar, 2.5D -förpackningar och 3D -förpackningar.

Mindre 2D -förpackningar

Som nämnts tidigare inkluderar huvudsyftet med förpackningsprocessen att skicka signalen från halvledarchipet till utsidan, och de stötar som bildas på skivan är kontaktpunkterna för att skicka inmatning/utgångssignaler. Dessa stötar är uppdelade i fläkt och fans. Den tidigare fläktformade är inne i chipet, och den senare fläktformade ligger utanför chipområdet. Vi kallar ingångs-/utgångssignalen I/O (ingång/utgång), och antalet ingång/utgång kallas I/O -räkning. I/O -räkning är en viktig grund för att bestämma förpackningsmetoden. Om I/O-antalet är lågt används fläktförpackningar. Eftersom chipstorleken inte förändras mycket efter förpackning, kallas denna process också chip-skala förpackning (CSP) eller wafer-nivå chipskala förpackning (WLCSP). Om I/O-räkningen är hög används fläktförpackningar vanligtvis, och omfördelningsskikt (RDL) krävs utöver stötar för att möjliggöra signalrutning. Detta är "Fan-Out Wafer-nivå Packaging (Fowlp)."

2.5D förpackning

2.5D -förpackningsteknik kan lägga två eller flera typer av chips i ett enda paket och samtidigt tillåta signaler att dirigeras i sidled, vilket kan öka paketets storlek och prestanda. Den mest använda 2.5D -förpackningsmetoden är att sätta minne och logikchips i ett enda paket genom en kiselinterposer. 2.5D-förpackningar kräver kärnteknologier som genom-Silicon Vias (TSV), mikrobulor och fina RDL: er.

3D -förpackning

3D -förpackningsteknik kan sätta två eller flera typer av chips i ett enda paket och samtidigt tillåta signaler att dirigeras vertikalt. Denna teknik är lämplig för mindre och högre I/O -räkning av halvledarchips. TSV kan användas för chips med höga I/O -räkningar, och trådbindning kan användas för chips med låga I/O -räkningar och bildar i slutändan ett signalsystem där chips är arrangerade vertikalt. De kärnteknologier som krävs för 3D-förpackningar inkluderar TSV och mikrobump-teknik.

Hittills har de åtta stegen i Semiconductor Product Manufacturing "Wafer Processing - Oxidation - Photolitography - Etching - Thin Film Deposition - Interconnection - Testing - Packaging" har introducerats. Från "Sand" till "chips" utför halvledarteknologi en riktig version av "Turning Stones till guld".

---

Vetek Semiconductor är en professionell kinesisk tillverkare avTantalkarbidbeläggning, Kiselkarbidbeläggning, Specialgrafit, Kiselkarbid keramikochAnnan halvledarkeramik. Vetek Semiconductor har åtagit sig att tillhandahålla avancerade lösningar för olika SIC -skivprodukter för halvledarindustrin.

Om du är intresserad av ovanstående produkter, vänligen kontakta oss direkt.  

Mob: +86-180 6922 0752

Whatsapp: +86 180 6922 0752

E -post: anny@eteksemi.com